首頁(yè) > 電子基礎(chǔ) > 數(shù)字電路
譯碼器原理及常用譯碼器簡(jiǎn)介
--------------------------------------------------------------------------------
譯碼器原理及常用譯碼器簡(jiǎn)介一. 譯碼器
譯碼器的功能是對(duì)具有特定含義的輸入代碼進(jìn)行"翻譯"，將其轉(zhuǎn)換成相應(yīng)的輸出信號(hào)。
譯碼器的種類很多，常見的有二進(jìn)制譯碼器、二-十進(jìn)制譯碼器和數(shù)字顯示譯碼器。
1．二進(jìn)制譯碼器
(1) 定義
二進(jìn)制譯碼器:能將n個(gè)輸入變量變換成2n個(gè)輸出函數(shù)，且輸出函數(shù)與輸入變量構(gòu)成的最小項(xiàng)具有對(duì)應(yīng)關(guān)系的一種多輸出組合邏輯電路。
(2) 特點(diǎn)
● 二進(jìn)制譯碼器一般具有n個(gè)輸入端、2n個(gè)輸出端和一個(gè)(或多個(gè))使能輸入端。
● 在使能輸入端為有效電平時(shí)，對(duì)應(yīng)每一組輸入代碼，僅一個(gè)輸出端為有效電平，其余輸出端為無(wú)效電平(與有效電平相反)。
● 有效電平可以是高電平(稱為高電平譯碼)，也可以是低電平(稱為低電平譯碼)。
(3) 典型芯片
常見的MSI二進(jìn)制譯碼器有2-4線(2輸入4輸出)譯碼器、3-8線(3輸入8輸出)譯碼器和4-16線(4輸入16輸出)譯碼器等。圖7.7(a)、(b)所示分別是T4138型3-8線譯碼器的管腳排列圖和邏輯符號(hào)。
該譯碼器真值表如表7.1所示。
表7.1 T4138譯碼器真值表
輸 入
S1 S2+S3 A2 A1 A0
1 0 0 0 0
1 0 0 0 1
1 0 0 1 0
1 0 0 1 1
1 0 1 0 0
1 0 1 0 1
1 0 1 1 0
1 0 1 1 1
0 d d d d
d 1 d d d
輸 出
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
0 1 1 1 1 1 1 1
1 0 1 1 1 1 1 1
1 1 0 1 1 1 1 1
1 1 1 0 1 1 1 1
1 1 1 1 0 1 1 1
1 1 1 1 1 0 1 1
1 1 1 1 1 1 0 1
1 1 1 1 1 1 1 0
1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1
由真值表可知，當(dāng)s1=1,s2+s3=0 時(shí)，無(wú)論A2、A1和A0取何值，輸出Y0 、…、Y7中有且僅有一個(gè)為0(低電平有效)，其余都是1。
2 .二-十進(jìn)制譯碼器
二-十進(jìn)制譯碼器的功能:將4位BCD碼的10組代碼翻譯成10個(gè)十進(jìn)制數(shù)字符號(hào)對(duì)應(yīng)的輸出信號(hào)。
例如，常用芯片T331是一個(gè)將8421碼轉(zhuǎn)換成十進(jìn)制數(shù)字的譯碼器，其輸入A3～A0為8421碼，輸出Y0～Y9分別代表十進(jìn)制數(shù)字0～9。該譯碼器的輸出為低電平有效。其次，對(duì)于8421碼中不允許出現(xiàn)的6個(gè)非法碼(1010～1111)，譯碼器輸出端Y0～Y9均無(wú)低電平信號(hào)產(chǎn)生，即譯碼器對(duì)這6個(gè)非法碼拒絕翻譯。這種譯碼器的優(yōu)點(diǎn)是當(dāng)輸入端出現(xiàn)非法碼時(shí)，電路不會(huì)產(chǎn)生錯(cuò)誤譯碼。（該譯碼器的邏輯電路圖和真值表見教材中有關(guān)部分）
3. 數(shù)字顯示譯碼器
數(shù)字顯示譯碼器是不同于上述譯碼器的另一種譯碼器。在數(shù)字系統(tǒng)中，通常需要將數(shù)字量直觀地顯示出來(lái)，一方面供人們直接讀取處理結(jié)果，另一方面用以*數(shù)字系統(tǒng)工作情況。 因此，數(shù)字顯示電路是許多數(shù)字設(shè)備不可缺少的部分。
數(shù)字顯示譯碼器是驅(qū)動(dòng)顯示器件(如熒光數(shù)碼管、液晶數(shù)碼管等)的核心部件，它可以將輸入代碼轉(zhuǎn)換成相應(yīng)數(shù)字，并在數(shù)碼管上顯示出來(lái)。
常用的數(shù)碼管由七段或八段構(gòu)成字形，與其相對(duì)應(yīng)的有七段數(shù)字顯示譯碼器和八段數(shù)字顯示譯碼器。例如，中規(guī)模集成電路74LS47，是一種常用的七段顯示譯碼器，該電路的輸出為低電平有效，即輸出為0時(shí)，對(duì)應(yīng)字段點(diǎn)亮；輸出為1時(shí)對(duì)應(yīng)字段熄滅。該譯碼器能夠驅(qū)動(dòng)七段顯示器顯示0～15共16個(gè)數(shù)字的字形。輸入A3、A2、A1和A0接收4位二進(jìn)制碼，輸出Qa、Qb、Qc、Qd、Qe、Qf和Qg分別驅(qū)動(dòng)七段顯示器的a、b、c、d、e、f和g段。（74LS47邏輯圖和真值表可參見教材中有關(guān)部分。）
七段譯碼顯示原理圖如圖7.8(a)所示，圖7.8(b)給出了七段顯示筆畫與0～15共16個(gè)數(shù)字的對(duì)應(yīng)關(guān)系。
圖7.8 七段譯碼顯示原理及筆畫與數(shù)字關(guān)系
4．譯碼器應(yīng)用舉例
譯碼器在數(shù)字系統(tǒng)中的應(yīng)用非常廣泛，它的典型用途是實(shí)現(xiàn)存儲(chǔ)器的地址譯碼、控制器中的指令譯碼、代碼翻譯、顯示譯碼等。除此之外，還可用譯碼器實(shí)現(xiàn)各種組合邏輯功能。下面 舉例說(shuō)明在邏輯設(shè)計(jì)中的應(yīng)用。
例1 用3-8線譯碼器T4138和適當(dāng)?shù)呐c非門實(shí)現(xiàn)全減器的功能。
解 全減器:能實(shí)現(xiàn)對(duì)被減數(shù)、減數(shù)及來(lái)自相鄰低位的借位進(jìn)行減法運(yùn)算，產(chǎn)生相減得到的差及向高位借位的邏輯電路。
令： 被減數(shù)用Ai表示、減數(shù)用Bi表示、來(lái)自低位的借位用Gi-1表示、差用Di表示、向相鄰高位的借位用Gi表示。可得到全減器的真值表如表7.2所示。
表7.2 全減器真值表
輸 入 輸 出 輸 入 輸 出
Ai Bi Gi-1 Di Gi Ai Bi Gi-1 Di Gi
0 0 0 0 0 1 0 0 1 0
0 0 1 1 1 1 0 1 0 0
0 1 0 1 1 1 1 0 0 0
0 1 1 0 1 1 1 1 1 1
由表7.2可寫出差數(shù)Di和借位Gi的邏輯表達(dá)式為
用譯碼器T4138和與非門實(shí)現(xiàn)全減器功能時(shí)，只需將全減器的輸入變量Ai Bi Gi-1分別與譯碼器的輸入A2、A1、A0相連接，譯碼器使能輸入端S1S2S3接固定工作電平，便可在譯碼器輸出端得到3個(gè)變量的8個(gè)最小項(xiàng)的"非"。根據(jù)全減器的輸出函數(shù)表達(dá)式，將相應(yīng)最小項(xiàng)的"非"送至與非門輸入端，便可實(shí)現(xiàn)全減器的功能。
例2 用譯碼器和與非門實(shí)現(xiàn)邏輯函數(shù)
F(A,B,C,D)=∑m(2,4,6,8,10,12,14)
解 給定的邏輯函數(shù)有4個(gè)邏輯變量，顯然可采用上例類似的方法用一個(gè)4-16線的譯碼器和與非門實(shí)現(xiàn)。 此外，也可以充分利用譯碼器的使能輸入端，用3-8線譯碼器實(shí)現(xiàn)4變量邏輯函數(shù)。
用3-8線譯碼器實(shí)現(xiàn)4變量邏輯函數(shù)的方法：用譯碼器的一個(gè)使能端作為變量輸入端，將兩個(gè)3-8線譯碼器擴(kuò)展成4-16線譯碼器。用兩片T4138實(shí)現(xiàn)給定函數(shù)時(shí)，可首先將給定函數(shù)變換為
──────────────
F(A,B,C,D)=(m2·m4·m6·m8·m10·m12·m14)
然后，將邏輯變量B、C、D分別接至片Ⅰ和片Ⅱ的輸入端A2、A1、A0，邏輯變量A接至片Ⅰ的使能端和片Ⅱ的使能端S1。這樣，當(dāng)輸入變量A=0時(shí)，片Ⅰ工作，片Ⅱ 禁止，由片Ⅰ產(chǎn)生m0～m7 ；當(dāng)A=1時(shí)，片Ⅱ工作，片Ⅰ禁止，由片Ⅱ產(chǎn)生m8～m15。將譯碼器輸出中與函數(shù)相關(guān)的項(xiàng)進(jìn)行"與非"運(yùn)算，即可實(shí)現(xiàn)給定函數(shù)F的功能。邏輯電路圖如圖7.10所示。
滬公網(wǎng)安備31010802001143號(hào)
